| 前页 | 后页 |
Verilog约定
Enterprise Architect支持使用这些约定的Verilog往返工程。
刻板印象
刻板印象 |
适用于 |
也可以看看 |
|---|---|---|
|
异步 |
方法 对应于：并发过程。 |
|
|
枚举 |
内部阶层 对应于：枚举类型。 |
|
|
初始化器 |
方法 对应于：初始化程序进程。 |
|
|
模组 |
类 对应于：一个模块。 |
|
|
部分 |
属性 对应于：组件实例化。 |
|
|
港口 |
属性 对应于：一个端口。 |
|
|
同步 |
方法 对应于：顺序过程。 |
标记值
标签 |
适用于 |
也可以看看 |
|---|---|---|
|
类 |
属性（信号） 对应于：信号种类（如寄存器，总线）。 |
|
|
模式 |
属性（端口） 对应于：端口模式（in，out，inout）。 |
|
|
港口地图 |
属性（部分） 对应于：实例化的组件的通用/端口映射。 |
|
|
灵敏度 |
方法 对应于：顺序过程的敏感性列表。 |
|
|
类型 |
属性 对应于：属性的范围或类型值。 |
Verilog工具箱页面
访问：“设计>图表>工具箱：“汉堡包”图标> HDL | Verilog Constructs的
将这些图标拖到图表上以对Verilog设计进行建模。
项目 |
行动 |
|---|---|
|
模组 |
定义一个Verilog模块。具有模块构造型的Class元素。 |
|
枚举 |
定义枚举类型。枚举元素。 |
|
港口 |
定义一个Verilog端口。 port-stereotyped属性。 |
|
部分 |
定义Verilog组件实例化。部分定型的属性。 |
|
属性 |
定义一个属性。 |
|
程序 |
定义一个Verilog流程：
|